<div dir="ltr"><div dir="ltr"><div dir="ltr"><div dir="ltr"><br></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Fri, Jan 10, 2020 at 2:10 PM Henrik Sperre Johansen <<a href="mailto:henrik.s.johansen@veloxit.no">henrik.s.johansen@veloxit.no</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-style:solid;border-left-color:rgb(204,204,204);padding-left:1ex"> <br>
Henrik Sperre Johansen wrote<br>
>  I have a harder time seeing a use for the smaller element sizes, but I<br>
> guess I'm just narrow-minded :)<br>
>  (... or I'm missing something, again) <br>
<br>
Like, does ARM have packed arithmetic operations ala SSE?<br>
That would seem a natural fit, at least...<br></blockquote><div><br></div><div>It does.  There's a 7,900 page manual.  Section 7 covers the SIMD processing model.  It is a very powerful processor. 32 64 bit registers.  32 128 bit FP registers, accessible (I *think*) as 32-bit FP, 4 32-bit FP, 64-bit FP or 2 64-bit FP, and a 16-bit FP format I haven't looked into [blush].</div><div><br></div><div><a href="https://developer.arm.com/docs/ddi0487/latest/arm-architecture-reference-manual-armv8-for-armv8-a-architecture-profile">https://developer.arm.com/docs/ddi0487/latest/arm-architecture-reference-manual-armv8-for-armv8-a-architecture-profile</a><br></div><div><br></div><div>I also have the PDF armv8_arch_ref_man_DDI0487E_a.pdf which takes over 10 seconds to load on my rather powerful last year MacBook Pro (gulp).</div><div><br></div><div>Instruction density is about 20% worse than x86-64 but it provides much more power (three address instructions, twice as much register state, more SIMD instructions, etc).  It doesn't;t have the raws compute power either, being a low power design, but it is simpler and more regular than x86-64.  I admire it very much. Unlike ARM32 which, with its PC reg and naked delay slots, never really appealed, =he ARM64 set seems carefully designed to deliver excellent processing/power ratios.  Apart from the asymmetry in the SP (a field of 31 means the SP reg in some instructions and the zero register in others) and the trickyness of its immediate bit pattern specification it is a pleasure to compile to.</div><div><br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-style:solid;border-left-color:rgb(204,204,204);padding-left:1ex">Cheers,<br>
Henry<br></blockquote></div><br><div dir="ltr" class="gmail_signature"><div dir="ltr"><div><span style="font-size:small;border-collapse:separate"><div>_,,,^..^,,,_<br></div><div>best, Eliot</div></span></div></div></div></div></div></div>